研究 / Research

アーキテクチャ科学研究系

米田 友洋
YONEDA Tomohiro
アーキテクチャ科学研究系 教授
学位:工学博士(東京工業大学 1985年3月)
専門分野:ソフトウェア工学
研究内容:http://researchmap.jp/yonedatomohiro/ 

サイエンスライターによる研究紹介

非同期式回路の次世代CAD ツールの開発

今のコンピューターにはクロック機能が組み込まれた同期式回路が採用されています。クロック信号を用いれば容易にタイミングを取れるので制御しやすくなっていますが、トランジスタのサイズが小さくなるにつれて、さまざまな問題が生じてくるようになりました。そこで、コンピューターが開発された初期の頃に使われていた非同期式回路に注目して問題解消を試みようと考えました。非同期式回路を組み込んだIC を作成するためには、CAD(設計用ソフトウエア)ツールが必要ですが、現在は同期式回路用CADツールしかありません。そこで、設計のためのアルゴリズムの組み立てから始めて、実際にプログラミングをして非同期式回路専用のCADツールを開発する作業を進めており、多様な要素技術を研究しています。

同期式回路では遅延やムダが生じる恐れ

クロック信号は1と0を周期的に繰り返すもので、例えば現在パソコンで用いられている演算装置の周波数が3ギガヘルツ/秒というのは、1秒間に30億回、1と0が繰り返されます。クロックを速く動かせば動かすほど高速の演算が可能になります。しかし1990年代頃から、トランジスタのサイズが小さくなる一方で、クロックが高速になりすぎたことから、クロック信号がまんべんなくIC内の記憶素子に届かず、タイミングにズレが生じるといった問題が起こるようになりました。同期させようとすれば、回路内の配線の距離を等しく設計したり、いちばん遅い素子に合わせるようにするといった複雑な手間がかかるので、ムダが生まれます。また高周波化すると、クロックを分配するための消費電力もかさむようになります。
そこで、クロックのない非同期式回路に着目しました。非同期式回路とは、1つの処理が終わったら、それが終わったことを次の素子に伝えて、"バケツリレー"のようにして処理を進めていくという仕組みです。設計理論は1950年代に作られたものですが、素子間のデータ転送に時間がかかるため、同期式が主流になりました。ところが現在では素子が十分高速になっているので、様々な制約から同期式回路の本来の性能が発揮できないのであれば、場合によっては非同期のほうが優位に立ち、低消費電力にも貢献できる可能性があるのです。

システムの信頼性向上に貢献したい

例えば、携帯電話を作ろうとする場合に今は非同期式回路で作ろうという発想はありませんが、それも選択肢の1つになるといったように、産業界に定着させるとことに目標を置いています。
クロックを使わずに制御するという大幅な発想の転換を迫られるために、製品の開発期間が短い中で危険を冒さずにすむような安定した技術を追求しています。
同期式回路の、さまざまな変動に対する素子の性能のばらつきは現在2 倍程度ですが、トランジスタの小型化が進むにつれてこの傾向は加速され、10年以内には6倍に達すると予測されているため、非同期のメリットを唱えて啓発していくことにも努めています。
もともと私の研究テーマはハードウエアの設計検証で、何か物を作ったときにそれが正しく動作するかという検証を手がけており、その1つの対象が非同期式回路でした。今後もシステムの信頼性の向上を目指した研究を重ねていきたいと思っています。

PDFをダウンロード


取材・構成 塚崎朝子

関連情報

注目コンテンツ / SPECIAL